说明：一个异步FIFO的verilog实现论文

说明：基于C8051F040的液晶，键盘交互式程序，其中液晶和键盘高质量处理函数都已经模块化了，用户可以直接使用

说明：《Verilog HDL 语言编程》 异步FIFO设计（基于Verilog)

说明：基于Verilog HDL的异步FIFO设计与实现

说明：用宏的方法实现fifo,纯c语言实现,大家可以试一试

说明：fifo.v verilog实现的先进先出存储器

说明：UNIX/Linux环境下使用有名管道(FIFO)的例子。

说明：VHDL的ram和fifo model code 包含众多的厂家

说明：异步fifo设计文档,有需要者可以看看.

说明：一个异步的FIFO的VERILOG程序,有测试程序

说明：FIFO电路Verilog实现

说明：FPGA向SRAM中写入数据(VHDL编程)，包含通用fifo，sram等

说明：IA4420的FIFO操作源代码，是c51语言写的，不过移植起来很容易。

说明：一个使用匿名管道进行通信的示例程序，重点是管道是单向的，进行读写需要建立两个管道。

说明：rtlinux下实时部分和非实时部分通讯的程序fifo，测试通过

说明：页面置换算法模拟 包括先来先服务 以及最近最久未使用

说明：操作系统中内存页面的先进先出的替换算法fifo

说明：工ARM＿LINUX的几个源代码，fork,pipe,fifo,及共享内存的实验源程序

说明：CY7C68013A传输视频数据时的FIRMWARE，使使用SLAVE FIFO模式

说明：FIFO and LRU 实现FIFO and LRU算法，操作系统

说明： cmos数据到fifo再到usb的fifo部分程序(68013a)

说明：16×4bit的FIFO设计,VHDL语言编的的，能在ISE上仿真出来结果。

说明：这是一个FIFO_Buffer的verilog代码.

说明：这是异步FIFO的VHDL实现代码，已经在FPGA上通过实践证明，运行状态良好

说明：这个是UART的控制器，已经跑通过，分4个模块，波特率生成、发送、接收和fifo,可供初学者参考

说明：异步FIFO设计的说明文档，需要注意的问题以及源码（在文中有）。是标准的异步FIFO，可综合。

说明：异步FIFO设计的说明文档，需要注意的问题以及源码（在文中有）。是标准的异步FIFO，可综合。

说明：先进先出存储器的程序，希望对初学者有所帮助。

说明：通用FIFO的VHDL编程 字深和字长可以自己设计

说明：常用的队列类，双向队列支持FIFO规则。