说明：8*8位的fifo数据缓冲器的vhdl源程序。经过quartus ii 6.0 验证成功。

说明：UART16550兼容的串行通讯控制器，Verilog语言描述，采用Altera Cyclone系列芯片实现FPGA综合，因为FIFO部分利用到内部资源实现。已经在某项目中成功应用，特此推出。

说明：请求页式存储管理-FIFO的算法，，很好的算法，，值得大家

说明：FIFO的源代码，对FIFO设计有帮助，有借鉴意义，帮助学习VHDL编程

说明：有关视频方面的fifo设计,vhdl编写

说明：FIFO的源代码，详细描述FIFO的工作原理和过程，用VHDL编写。

说明：VHDL源代码程序，使用VHDL语言编写，一个FIFO的代码实现工程

说明：这是一个有关FIFO的VHDL 程序。。。请大家下载分享。

说明：异步FIFO verilog实现 异步FIFO verilog实现

说明：The Virtual Ring Buffer (VRB) is an implementation of a character FIFO ring buffer.

说明：异步FIFO的指针比较技术，写的比较详细，感兴趣的可以看一下

说明：verilog开发的FIFO，经过验证，有完整版本的测试程序，经典之作

说明：FIFO（先进先出队列）通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟（wr_clk）和读时钟（rd_clk）、 与写时钟同步的写有效（wren）和写数据（wr_data） 、与读时钟同步的读有效（rden）和读数据（rd_data） 为了实现正确的读写和避免FIFO的上溢或下溢，给出与读时钟和写时钟分别同步的FIFO的空标志（empty）和 满标志（full）以禁止读写操作。

说明：This program uses the HF flag of a FIFO to trigger reads, guaranteeing that the FIFO is never blocked for the writer, giving high throughput for the reader (bursts of D/2 = 128) and guaranteeing that the the reader will not be stuck in the top half of the FIFO.

说明：可预取的fifo 的fpga 设计代码，满足异步时钟的操作

说明：千兆以太网控制器.可以调整FIFO,和传输速率,在码流层进行控制.

说明：一个可以综合的Verilog 写的FIFO存储器，word格式

说明：异步FIFO模块： module asynfifo(rst,iclk,oclk,din,wren,rden,dout,full,empty) 异步FIFO的tenchbench： module tb_asynfifo

说明：介绍异步FIFO结构的，对搞微电子的有用

说明：操作系统实验（LINUX）： 设计一个虚拟存储区和内存工作区,并使用下列算法计算访问命中率. （1） 进先出的算法（FIFO） （2） 最近最少使用的算法（LRU） （3） 最佳淘汰算法(OPT) （4） 最少访问页面算法(LFU) （5） 最近最不经常使用算法(NUR) 命中率=(1-页面失效次数)/页地址流长度

说明：同步FIFO( Verilog HDL )

说明：模拟操作系统的FIFO算法----- 功能齐全

说明：计算机操作系统页面FIFO(先进先出)置换算法。

说明：这是基于CY7C68013芯片，工作于slave FIFO模式的数据传输的程序。包括USB固件程序的程序框架和传输功能实现程序。

说明：自己编译和注解的2812的SCI的FIFO收发程序，编译已经通过！

说明：FIFO的部分verilog代码，其余部分我会陆续上传，

说明：fifo 与 lru 算法的实现 fifo 与 lru 算法的实现

说明：该文档是有关利用XINLIX的FPGA如何实现FIFO的生成及如何应用的文章。

说明：脉冲同步电路,简单修改就可以使用,很使用的.

说明：Generic FIFO, writen in verilog hdl