说明：Code matlab for FIFO control

说明：Code Matlab of FIFO for 5 servers

说明：Ram Fifo Core VHDL file

说明：是设计异步FIFO的源代码，已经运行过的，能在Quartus II中使用的。

说明：结合FPGA和以太网传输的特点，设计了一套数据采集系统，应用FPGA的内部逻辑实现对ADC、SDRAM、网卡控制芯片DM9000的时序控制，以FPGA作为采集系统的核心，通过ADC，将采集到的数据存储到SDRAM中，以FIFO方式从SDRAM中读出数据，并将数据结果通过以太网接口传输到计算机

说明：Java操作系统页面置换算法： （1）进先出的算法（FIFO） （2）最近最少使用的算法（LRU） （3）最佳淘汰算法(OPT) （4）最少访问页面算法(LFU) （注：由本人改成改进型Clock算法） （5）最近最不经常使用算法(NUR)

说明：使用verilog语言编写的fifo程序。

说明：单片机FIFO操作子程序，可应用于各类FIFO操作

说明：M/M/1单服务台派对系统，（用事件调度法实现离散事件系统仿真） 顾客到达模到达时间间隔和顾客服务时间均服从负指数分布，单服务台系统，按照单队排队，按FIFO方式服务。考察服务n个顾客后的顾客平均队长及平均排队等待时间

说明：最新的testbench of FIFO ，使用Vmm，VCS，可以大致了解一下VMM的体系

说明：cy7c68013 FIFO 例子 高速读FIFO，速度达到43M，已测试

说明：Asynchronous FIFO source code

说明：（1）FIFO：First In First Out，先进先出 （2）LRU：Least Recently Used，最近最少使用 （3）LFU：Least Frequently Used，最不经常使用

说明：包括定时器、SPI、SDRAM、Flash、FIFO等程序，均调试通过～～

说明：并行fifo存储器，vhdl语言编写。可设置fifo的宽度和深度。

说明：mini2440-LED跑馬燈,BUTTON-FIFO控制LED,BUTTON改變LED跑馬燈,FIFO改變速度

说明：介绍了FIFO的应用介绍了FIFO的应用介绍了FIFO的应用介绍了FIFO的应用

说明：fifo用Verilog hdl的实现，这是一个比较常用的源码，文档中有很详细的注释，初学者应该可以看懂。

说明：Cy7c68013 Slave fifo mode

说明：基于verilog的fifo异步实现的源代码和分析。

说明：vhdl code for FIFO memory with controler

说明：给出了一个利用格雷码对地址编码的羿步FIFO的实现方法，并给出了VHDL程序，以解决异步读写时钟引起的问题。为了解决FIFO的异步操作问题，本文提出了一种利用格雷码对地址进行编码的异步FIFO的设计，并采用VHDL语言进行电路设计，利用Altera公司 FLEX10KE系列FPGA得以实现，该电路软件仿真和硬件实现已经通过验证，并被应用到各种电路中。实践证明它可以解决由于异步产生的错误，同时增加了应用灵活性。

说明：设计了一个具有双时钟信号，双复位信号的FIFO，用于FPGA中的数据缓冲，RAM的定义是参数型，可以根据自己的需求，修改此参数，完成RAM的容量扩展。程序中有详细的说明

说明：根据所给的内存块数以及不同作业（进程）占用的时间片的不同，分别以FIFO或者LRU算法得到进程缺页中断情况

说明：fifo的代码,经过测试可以使用，很有用处，可以放心使用

说明：该FIFO应当提供用户读使能和写使能输入控制信号，并输出指示FIFO状态的非空和非满信号，FIFO的输入、输出数据使各自的数据总线：in_data和out_data。

说明：此文档为C51单片机串口通讯学习程序（中断+FIFO)

说明：很多关于FIFO的文章其实讨论的都是空/满标志的不同算法问题。 在Vijay A. Nebhrajani的《异步FIFO结构》一文中，作者提出了两个关于FIFO空/满标志的算法。