说明：LM3S8962中成功实现UART的FIFO功能的程序

说明：C语言实现的软件FIFO,适合嵌入式单片机使用

说明：VerilogHDL FIFO详细说明，说明FIFO的工作原理及创建过程

说明：实现fifo算法实现fifo算法实现fifo算法实现fifo算法v实现fifo算法实现fifo算法实现fifo算法v

说明：FIFO verilog VHDL

说明：异步FIFO设计 FPGA代码 Asynchronous fifo

说明：STM32 使用DMA串口收发，外加环形队列（fifo），可以应用到大量数据收发。

说明：程序是本人亲测，可实现fpga对ads804的高速数据采集，和输出。利用了fpga的fifo和ad芯片每六个时钟数据更新一次的原理

说明：实现了一个高效fifo，适合单一消费者和单一生产者

说明：51单片机的FIFO(先入先出)循环队列实现（已在串口通信中实际应用）

说明：68013实现图像采集的SLAVE FIFO的固件程序

说明：fifo 程序 很重要 可以实现fifo 请下载

说明：Verilog HDL语言编写异步FIFO

说明：FT245开发 FT245模块的原理图 数据手册 源程序 单片机与电脑通过USB通信 FT245内置了USB协议

说明：实现FIFO的功能，非常好用，FIFO_get获取指针，FIFO_put放入指针，

说明：FPGA内设计同步FIFO和异步FIFO，以及双口RAM的方法,FIFO设计的经验之谈，非常经典。

说明：verilog HDL fifo ,verilog HDL fifo ,verilog HDL fifo ,verilog HDL fifo ,

说明：fifo 8x8 vhdl fifo_array is array(7 downto 0) of std_logic_vector with flag --Full fifo-- --half fifo-- --empty fifo--

说明：对先入先出的缓冲器进行读写操作，可以设置缓冲器的大小，和存储内容的格式。

说明：Verilog代码，实现FIFO先入先出存储

说明：用verilog编写的握手通信机制（req和ack），方便大家了解整个流程。

说明：一个同步FIFO，该FIFO深度为16，每个存储单元的宽度为8位，产生FIFO为空、满、半满、溢出标志。

说明：FIFO algorithm in c++

说明：异步FIFO设计，一共包含6个模块，使用的硬件描述语言verilog。

说明：这是我们学校的DSP实验箱5502的USB实验的程序,保证可以用,功能很全,在网上你觉对找不到这么好的程序,它采用了Cypress公司的CY7C68001芯片实现USB 2.0接口,能实验USB 寄存器的读／写,对 USB 的配置,对 USB 的 FIFO 的操作,对 USB 的 Setup包的操作；对 USB 的 Endpoint0 的操作.

说明：本实验完成的是8位异步FIFO的设计，其中写时钟100MHz,读时钟为5MHz，其中RAM的深度为256。当写时钟脉冲上升沿到来时，判断写信号是有效，则写一个八位数据到RAM中；当读时钟脉冲上升沿到来时，判断读信号是有效，则从RAM中把一个八位数据读出来。当RAM中数据写满时产生一个满标志，不能再往RAM再写数据；当RAM中数据读空时产生一个空标志，不能再从RAM读出数据。

说明：简单好用的Fifo 128x32 Verilog

说明：synchronous fifo. This is a fifo code of a synchronous fifo.

说明：cy7c68013 fifo代码，可实现in配置