说明：异步 fifo 编写 详细算法描述 ，算法 ， 格雷码 防毛刺

说明：usb大全，第十八章实现slave FIFO数据传输的上位机程序源代码

说明：FIFO读写，用使用状态机完成两片FIFO读写，乒乓操作。

说明：程序实现了在FPGA内部开辟RAM+FIFO+RAM的IP核进行数据之间的调试。方便需要用到的童鞋进行参考。已通过modelsim调试

说明：源码包含三个模块，数据发送模块是读取FIFO中的数据后，将并行数据转换为串行，同时对串行数据进行曼彻斯特编码输出。数据接收模块是对接收的数据进行曼彻斯特解码。FIFO控制器模块将接收的串行数据转换为并行，并存储。 曼彻斯特解码部分本文采用了过采样技术，使用了一个8倍时钟进行采样。每一个数据周期采样8次，每四次采样确定一个状态，如果采样到三次及以上高电平则认为是高状态，否则认为是低状态。状态由高到底则是数据0，由低到高则是状态1。

说明：一个优秀的队列算法， 提高软件的效率， 使用与任何平台，及软件开发。 FIFO

说明：用于RS232串口通信，对需要学习串口通信的有帮助

说明：详细介绍了fifo深度计算的方法，fifo深度的计算是面试中常被问到的问题！

说明：Verilog HDL实现复杂逻辑设计FIFO

说明：基于fpga的fifo的设计与实现，好东西，希望大家喜欢

说明：这是关于异步fifo的学习资料，数字系统设计中经常用到fifo模块，了解fifo原理是学会数字系统设计的基础

说明：在FPGA实现一个与外围USB FIFO 通信的FIFO控制核

说明：FIFO先进先出控制，调Quartus内核

说明：一个简单的同步FIFO程序 一个简单的同步FIFO程序

说明：verilog实现fifo，ise中仿真，chipscope调试

说明：基于FPGA的UART设计，包含接收模块，发送模块，FIFO模块

说明：linux fifo 、fork、msg等示例代码，程序包中包含多个不同版本，供参考学习！

说明：基于Quartus平台利用SDRAM芯片设计FIFO 使数据能够高速写入 低速读出

说明：采用IP生成的同步FIFO代码资料，希望对大家有帮助！

说明：Asynchronous fifo design

说明：FPGA中同步FIFO的使用小结，FPGA中的FIFO，分为同步FIFO，异步FIFO和双向FIFO。同步FIFO一般用于数据的缓存，异步FIFO一般用于跨时钟域的同步上。

说明：STM32 驱动 OV7670 摄像头 FIFO

说明：FIFO设计的难点在于怎样判断FIFO的空/满状态。为了保证数据正确的写入或读出，而不发生益处或读空的状态出现，必须保证FIFO在满的情况下，不能进行写操作。在空的状态下不能进行读操作。怎样判断FIFO的满/空就成了FIFO设计的核心问题。

说明：基于FPGA的FIFO控制器的设计与实现，ISE，verilog

说明：利用VerilogHDL语言编写的同步FIFO，异步FIFO的编写及其注释

说明：基于FPGA的ad和da转换Verilog代码，FPGA采用ep2c5芯片，做成异步fifo，ad芯片采用TI的ths1230,da芯片采用TI的TLV5619，仿真结果基本正确。

说明：基于FPGA的串口发送源代码，通过FIFO能够发送一段字符串。

说明：异步FIFO是一种先进先出的电路，在异步电路中，由于时钟之间周期和相位完全独立，因而数据丢失概率不为零。如何设计一个高可靠性、高速异步的FIFO是一个难点，本代码介绍了一种解决方法。

说明：运用Verilog 语言对FPGA实现同步的FIFO的数据缓存和传输功能。

说明：用VERILOG 编写 CY7C68013 usb数据采集SLAVE FIFO模式驱动程序 ，已验证过