上传列表：

dac80501.zip - 这是一款DAC的数据手册，DAC80501，有多种封装可选择，为16bitDAC，分装体积很小,2020-07-15 17:49:22,下载1次
OFDM-System.zip - 适用于MATLAB的OFDM系统程序，对OFDM全系统的流程进行了仿真,2020-07-15 17:46:36,下载1次
new.zip - 通过FPGA实现SPI通信，SPI通信的所需总线小，在模块之间很容易进行连接，因此被广泛适用于数据通信，为了实现FPGA与从机的通信，使用Verilog编写,2019-12-11 15:56:19,下载3次

近期下载：

decimal_divison.rar - 使用双模计数器实现的FPGA小数分频器，语言verilog HDL。
DW1000_Full.zip - DW1000_DWM1000官网全部资料，包括手册/evb/封装库等
uart_vivado.zip - UART 收发模块，可移植，编程平台为vivado
test_uart.rar - 基于fpga的uart串口通信协议，64位数据
345.zip - 一个比特币矿机的部分，包括uart，crc，以及一个SHA256模块，uart为8位数据带宽，SHA256位24位输入，中间有一个使uart部分集合的模块
uart_fifo.zip - 一份带有FIFO缓存的UART源码，采用verilog编写，实现批量数据的传输，数据缓存量可以通过修改源码中的FIFO的深度来改变。
uart_EP3C16_FIFO.rar - Verilog编写的串口RS232收发字符串程序,使用FIFO作为数据缓冲区,有效收发字符串长度为256字节,解决了利用串口调试工具与FPGA通讯只能收发单字节的问题.
UART.zip - 基于FPGA的UART设计，包含接收模块，发送模块，FIFO模块
uart_ip_send&&recv_xilinx_fifo.zip - 带FIFO的uart收发程序，在xilinx kintex7上已经验证
uart_fifo_design.rar - 关于uart PC调试的FIFo 通信设计，经过n次设计 1024 无数次发送没出现bug
UART.rar - UART文件 包括发送器 接收器 fifo 测试文件
parameter_UART_RX.rar - 之前上载了一个串口接收模块，确实漏了一个文件，这次重新发一下。修改了PARITY_CHECK模块，这样可以支持无校验的应用。这个串口接收模块可以使用parameter参数化配置传输速率、传输位宽和校验。采用Verilog语音编程实现。使用者根据串口的要求配置好参数，并根据缓冲的大小配置FIFO就可以使用。对帧错误（停止位不为高），检验错误和读FIFO超时（FIFO满的情况下，有新的数据到）等现象进行了检查。
uart_test.rar - 描述了利用spatran6系列的FPGA，进行串行异步通信的uart串口实现代码
No.201710061347=UART_Verilog.zip - 1.硬件平台： FPGA； 2.编程语言： Verilog； 3.串口通信RS232的Verilog实现版本；
uart_verilog.rar - 简化的串口通信，去掉了奇偶校验位，波特率为9600，测试通过，fpga型号为xinlinx vp20
ADD_Float_IEEE754.rar - IEEE754 floating point adder
04_uart_test.rar - 实现上位机和FPGA开发板UART串口通信，首先用verilog编写TX和RX模块，最后编写测试文件，进行实验，结果验证符合设计需求，欢迎下载使用！
stm32-and-fpga-communication-by-spi.rar - 该实验完成的功能是STM32与FPGA通信
uart-rtl.rar - 基于Verilog的串口通讯程序，能够实现FPGA与是stm32或PC通信
Frequency-meter.rar - 本代码包含stm32单片机与FPGA两部分，通过FPGA实现频率、时间间隔以及相位差的测量并通过spi与stm32通信，在stm32上实现数据的运算与显示。

收藏：